Разделы сайта

Читаемое

Обновления Nov-2017

Промышленность Ижоры -->  Станки механосборочного производства 

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 [ 83 ] 84 85 86 87 88 89 90 91 92 93 94 95 96

Блок I

Поспедвватш-иый канал

Виок и

ganpsacmto сИв-

Вычислитель

за с iamuKonu а праМапа

Магистраль

типа LSI

Устройстве

пульта оператора

Устройстве связи с злектрп-адтвпвтакой

Устройство клавиатуры и индикации

,

/.

Три какала на npaloS

Пять каналов датчика!

J2 линии к станку

64 линии ат станка

ЗВП верхнего уровня

Цопапншельные

средства вво&а-вывода

. у ;77Т7777777777-у , Устройство ЧПУ Последовательный канал

блок I

блок и

Пупьт оператора станка

блок сиповьа ключей

блоки управления яри-вадвп подачи

V Т,

77777777777 77777,

Эпектро-

Датчики ойрат-

Приводы

автоивтика

ной связи

падачи

станка

т положению

Токарный станок

Вычислитель N1

Знерганезависипая попять

Устройства пульта оператора

Устройство отображения информации

Блок питания

Вычислитель №2

Устроастве связи с Ватчикана и приводапи

Устройство связи с злектро- автопатикой

Устройство связи с зпектро-

автопатикой

блок питания

Внешняя питать

Вычислитель N 5

Устройство связи с датчцкапи и приводапи

Устройство связи с злектро-

автопатикой

Устройство связи с злектро-

автопатиной

Рис. 23.7. Структурные построения устройств ЧПУ на базе микропроцессорной универсальной вычислительной системы Электроника ЫЦ-80-ЗЬ:

а - организация каналоо в устройстве ЧПУ; б - структура внешни?связей блоков ства ЧПУ; в пример комплектации блоков устройства ЧПУ для многооперациоиного стайка

бпок питания

кода в канал связи. Основную часть блока составляют три БИС приемопередатчика телеграфного (т. е. последовательного) канала и общий для всех каналов регистр состояния. В каждой БИС имеются два адресуемых регистра данных, один из которых используется при приеме, а другой - при передаче.

Арифметико-логический блок /

Микропроцессор

Пикро-процессор

у у у у у у у у у у у у у у у\у у у у у у/

Внутренняя

Блок памяти прогригт

Постоянная память

магистраль

Блок умощнитеяя магистрали

Постоянная память

/ / f / ( ( / f

бпок последодателмо-го интерфейса

Внешняя магистраль


блок радиальных прерываний

Блок оперативной памяти

Рис. 23.8. Структурная схема вычислителя универсальной системы Электроника НЦ-80-ЗЬ

Блок оперативной памяти предназначен для хранения переменных частей программ, операндов, для организации стековой области. Объем памяти 8 Кбайт.

Блок умощнителя магистрали служит для развязки внутренней магистрали вычислителя с другими устройствами. Внутреняя магистраль имеет 33, а внешняя магистраль 32 линии.

§ 4. АППАРАТНАЯ ОСНОВА МИКРОПРОЦЕССОРНЫХ УСТРОЙСТВ ЧПУ

Рассмотрим аппаратную основу построения микропроцессорных устройств ЧПУ. Такую основу составляют микропроцессорная техника и специальные аппаратные решения, свойственные ЧПУ. В связи с этим обратимся к некоторым особенностям архитектуры и структуры микропроцессоров и микроЭВМ.

Структура микропроцессора или микроЭВМ - это совокупность функциональных узлов и связей между ними. Под архитектурой микропроцессора и микроэвм понимают конкретную логическую структуру отдельных устройств, их взаимосвязь, систему команд и взаимодействие между аппаратурой и программами обработки информации.

Организация микроЭВМ в большинстве случаев описывается известной моделью фон Неймана (рис. 23.9). В обобщенной структурной схеме такой микроЭВМ можно выделить операционное устройство, устройство управления, запоминающее устройство (ЗУ), интерфейс ввода-вывода и генератор. Устройства соединены между собой шинами.



Микропроцессор состоит из операционного устройства и устройства управления. В состав операционного устройства входит регистровая часть и арифметико-логический узел(АЛУ). В числе регистров - буферные регистры адреса и данных, регистры общего назначения, специализированные регистры (индексные регистры; счетчик команд; регистр состояний микропроцессора; стек регистров; указатели стека, страницы, начала таблицы, начала передачи блоков данных; регистры настройки и др.). Регистры и АЛУ связаны внутренними щинами данных, адреса, операндов, результатов, команд. В устройство управления входит память микрокоманд и узел форми-

Интерфейс ввода-вывода

I---

I I I I I

Запопинающее устройство

Блок регистров

Генератор

Операционное

устройство

Арифпетико-погаческое устройства

Устройство управпения

Центральный процессор

Рис. 23.9. Обобщенная структурная схема микроЭВМ

рования адресов микрокоманд. В зависимости от организации устройства управления микропроцессоры делят на микропрограмми-руемые и с жестким управлением.

Конкретные микропроцессоры различаются отсутствием или совмещением указанных выше структурных элементов и способом реализации устройства управления. Так, для передачи операндов может быть использована одна шина, а не две; между регистрами могут быть организованы прямые передачи; число регистров может не охватывать всех типов; функции отсутствующих специализированных регистров могут быть возложены на регистры общего назначения и т. д.

Обобщенная структура микропроцессора показана на рис. 23.10. Рассмотри.м функции отдельных узлов.

Арифметико-логическое устройство АЛУ предназначено для annai-ратного исполнения простейших операций, таких, как сложение, вычитание, пересылка, логические операции И или ИЛИ, сложение по модулю два, сдвиг и т. д. Более сложные действия выполняются с помощью микропрограмм и подпрограмм. Призняки операций, выполняемых АЛУ, а также признаки состояния микропроцессора хранятся в регистрах состояний.

(Дешифратор команд

-*\ Регистр адреса

Указатель стека f ->-j Индексные регистры

Регистр копанд у- %

Стек

*\ Счетчик копанд \ Регистрсостояния f-

Аккумулятор

НЬуферныа регистр i adpeca J*~

уферньшрегистр .

Рис. 23.10. Обобщенная структурная схема микропроцессора:

УУ - устройство управления; ШУ, ШД, ША - соответственно шины управления, данных, адресов

Число регистров общего назначения (РОН) обычно варьируется от 4 до 64, причем конкретное число регистров во многом определяется вычислительными возможностями микропроцессора. РОН используют как внутреннюю сверхоперативную память; это позволяет реже (в 1,5-3 раза) обращаться к внешней памяти через интерфейс, что увеличивает общее быстродействие.

Функции специализированных регистров чрезвычайно обширны. Счетчик

команд содержит адрес расположенной в памяти и выполняемой в данное время команды. Регистр адреса хранит адрес расположенного в памяти слова, к которому происходит обращение. Аккумулятор (накопительный регистр) предназначен для хранения промежуточных результатов арифметических или логических операций АЛУ. Чаще всего ввод и вывод данных АЛУ производится через аккумулятор. Регистр команд сохраняет на время дешифрации и исполнения код команды, адрес которой был определен счетчиком команд. Содержимое разрядов регистра состояния позволяет судить о результате вычислений (нулевой, положительный, переполнение и др.) с тем, чтобы организовать программные переходы по заданным признакам или условиям. Стековая память обычно используется для хранения состояний всех внутренних регистров при обработке прерываний, а также для запоминания адреса возврата при выходе из подпрограммы. Индексные регистры служат для формирования адресов ячеек памяти.

Устройство управления на основании кода операции команды формирует внутренние сигналы управления, привлекая отдельные части микропроцессора. Так, сигналы управления, используя адресную часть команды, организуют пересылки данных. Используя специализированные регистры и счетчик команд, устройство управления выбирает очередную команду из памяти.

Интерфейс ~ это аппаратура, с помощью которой отдельные устройства микропроцессора соединяются между собой (внутренний интерфейс), а также с памятью и периферийными средствами (внешний интерфейс). Внутренний интерфейс микропроцессора обеспечен внутренними шинами данных, разрядность которых может совпадать



или не совпадать с разрядностью внешних шин. Если число внешних выводов БИС микропроцессора ограничено, внешняя шина может передавать или получать информацию последовательно частями через специальную двунаправленную буферную схему - мультиплексор. К внешнему интерфейсу микропроцессора относятся шины, данных, адресная, управления.

Микроэвм функционирует синхронно с генератором тактовых импульсов. Одна команда выполняется за несколько тактовых импульсов, и этот период времени называют циклом команды. В цикле команды один или несколько так называемых машинных циклов (рис. 23.11, а). В свою очередь, машинный цикл состоит из цикла выборки (обращение к памяти - адресация, считывание команды из памяти) и исполнительного цикла (выполнение команды микропроцессором). В течение цикла команды обрабатываются два типа слов - командные и информационные.

За время машинного цикла с командными словами выполняются такие операции (рис. 23.11, б): содержимое счетчика команд передается в регистр адреса памяти; адрес передается в память и дешифруется с тем, чтобы найти в памяти нужную команду; команда через шину данных памяти поступает в регистр данных памяти, а затем в регистр команд микропроцессора; команда дешифруется дешифратором команд; команда выполняется; содержимое счетчика команд увеличивается на единицу, либо в счетчик заносится адрес перехода; далее цикл повторяется.

Процесс обработки информационных слов в сильной степени зависит от конкретного микропроцессора. Упрощенно этот процесс может выглядеть следующим образом (рис. 23.11, в). Данные в АЛУ поступают из регистров микропроцессора, из памяти либо с внешних устройств. Во многих микропроцессорах данные поступают через аккумулятор, туда же передаются и результаты операций, выполненных АЛУ. После завершения операций информационные слова пересылаются во внутренние регистры, в память либо к внешним устройствам.

В качестве примера на рис. 23.12 показана структура распространенного варианта микропроцессора.

Завершив обзор структурных построений микропроцессоров, перейдем к характеристикам других компонентов микроЭВМ, и прежде всего - памяти.

Постоянное запоминающее устройство (ПЗУ) представляет собой - матрицу памяти, содержимое которой не подлежит изменению и не зависит от состояния микропроцессора. Выключение питания не изменяет содержимого ПЗУ. Как правило, время доступа к ячейке ПЗУ не зависит от адреса, по которому осуществляется обращение. Существуют варианты исполнения ПЗУ, различающиеся способом программирования памяти. ПЗУ с масочным программированием изготовляют по заказу пользователя на основе его доку11ентации, причем последующее изменение содержимого памяти невозможно. Программируемые ПЗУ программируются пользователем (а не изготовителем, как в предыдущем случае); однако после программирования содержи-

mvZLZ и м. Перепрограммируемые (стираемые)

?апГеГ 7пГ Р Т Р Р РУ информацию например, с помощью ультрафиолетового излучения. пУограммн-

НашинныО иикп

Цикл выборки

Адресация памяти

Считывание

команды

Испалнительт/й

цикл Выполнение команды

Тактовые иппупьсы

ВрвпЯ)

I Микропроцессор

Регистр Команд

Регистр

данных

памяти

Шина данных памяти

Дешифратор команд

Устройство управления

Счетчик команд

Регистр

адреса

памяти

Шона адреса памяти.

Шина данных

Регистры

Акнумулятор

I Микропроцессор

v-- Шина ,

DC вывода !

Устройство Равления

Рис. 23.11. Структурная схема машинного цикла микропроцессора:

а - циклограмма машинного цикла; б - обработка командных слов; е - обработка информационных слов

руемые ПЗУ широко применяют в устройствах ЧПУ для хранения функционального программно-математического обеспечения ЧПУ.

Оперативные запоминающие устройства (ОЗУ) по способу организации хранения информации делят на две категории - динамические и статические. В динамических устройствах чаще всего запоминающим элементом является емкость, объединенная с затвором МОП-транзистора. В статических устройствах запоминающим элементом



1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 [ 83 ] 84 85 86 87 88 89 90 91 92 93 94 95 96

© 2003 - 2017 Prom Izhora
При копировании текстов приветствуется обратная ссылка