является триггер. Таким образом, динамические ОЗУ обеспечивают более высокую информационную плотность; однако требуют периодической регенерации с помощью дополнительных, часто внешних

технических средств.

В классе ОЗУ перспективна память высокой емкости на цилиндрических магнитных доменах. В устройствах ЧПУ подобная память применяется для хранения управляющих программ с эквивалентной длиной перфоленты, исчисляемой многими сотнями метров.

В регистрах сдвига, составляющих основу памяти, под действием тактовых магнитных сигналов осуществляется вращение миниатюрных магнитов-доменов, в результате намагниченность передается Внутренняя информйишная шина

Атцпу-лятор

Регистр врепен-

. нога

\ хранения

Триггер признаков

Десятичный Корректор

\Регистр\ копанВ

Дешифратор копанд

\Пультиплексор

ШротшЩ] и управление

{Указатель стекЛ СчетчикпанЬ \

М буферный \регистр адреса

Адресная Шина

Рис. 23.12. Структурная схема микропроцессора Intel 8080

соседним участкам - разрядам регистра сдвига. При отключении питания циркуляция информации прекращается, однако сама информация не разрушается и может быть использована при включении питания. Следовательно, память на цилиндрических магнитных доменах является энергонезависимой.

Каждому хранимому в памяти байту (слову) соответствует адрес, определяющий место хранения байта. Сведения об адресе или его составных частях содержатся в команде. Эта информация используется для выбора требуемых программой данных. Но и сами адреса могут подвергаться обработке и формироваться путем вычислений.

Всякая команда содержит код операции и адрес ячейки памяти или регистра, где находятся нужные для операции данные.

Обычно команду разбивают на три поля: код операции, способ адресации, адрес операнда. Однако из-за ограниченного числа разрядов шины данных часто используют всего два поля; при этом указание на способ адресации приводится в неявном виде в коде операции. Наиболее важными для микропроцессорной техники способами адресации являются: прямая, непосредственная. {<.освенная, относительная, индексная, 500

При прямой адресации адрес операнда содержится в самой команде. Поскольку для адреса может быть выделено ограниченное число разрядов, этот способ подходит для малых объемов адресуемой памяти.

Непосредственная адресация состоит в том, что в команде присутствует сам операнд, и не требуются затраты времени на поиск операнда в памяти. Способ применяют для задания констант.

Косвенная адресация заключается в указании в команде адреса (посредника), по которому хранится адрес операнда. Разновидностью способа является косвенная адресация по регистру, когда адрес операнда содержится в регистре микропроцессора. Цель косвенной адресации - увеличить объем адресуемой памяти.

Относительная адресация означает, что исполнительный адрес определяется в результате суммирования адреса команды (называемого смещением) и некоторого опорного адреса (называемого базой). База обычно содержится в счетчике команд. Часто пользуются страничной относительной адресацией, при которой память разбивается на страницы. Страница может содержать, к примеру, 256 слов, размещенных в одной интегральной схеме. В этом случае базой является начальный адрес страницы, а смещением - внутристраничный адрес.

Для индексной адресации исполнительный адрес образуется путем суммирования смещения, указанного в команде, с содержимым индексного регистра. Изменение значения индекса производится отдельными командами. Иногда роль индексных регистров выполняют регистры РОН. Такая адресация удобна для организации циклов, составления таблиц и др.

§ 5. ПЕРЕДАЧА ИНФОРМАЦИИ В МИКРОЭВМ СИСТЕМЫ УПРАВЛЕНИЯ

Память, микропроцессор и устройство ввода-вывода связаны между собой системой шин. Для этой системы существуют два основных способа организации. В первом решении одна совокупность шин (адресная, управляющая и информационная) используется как для соединения микропроцессора с памятью, так и для подключения к внешним устройствам (рис. 23.13, а, б). Этот вариант выглядит проще с точки зрения организации ввода-вывода: к внешним устройствам можно обращаться как к ячейкам памяти, используя любой метод адресации; не требуются специальные команды ввода-вывода и специальные входные и выходные управляющие сигналы; число регистров ввода-вывода внешних устройств практически не ограничено.

Второй вариант организации шин (рис. 23.13, в, г) состоит в том, что применяются две совокупности шин -. для связи микропроцессора с памятью и для связи микропроцессора с внешними устройствами. Здесь можно использовать меньшее число регистров ввода-вывода внешних устройств, так как адресация к этим регистрам требует резервирования выводов микропроцессора, число которых всегда ограничено. Доступ к внешним устройствам осуществляется

с помощью специальных команд ввода-вывода. В числе достоинств такой структуры можно отметить помехозащищенность вычислителя, простоту схем согласования с внешними устройствами и более быстрый обмен информацией с этими устройствами.

Интерфейсные схемы могут быть различного уровня сложности. Простейшим вариантом является буферный регистр. Если интерфейс выполнен в виде простой логической схемы и соединение от микро процессора к внешнему устройству имеет столько линий, сколько

Микрв- LH-процессвр ГЧг

Интерфейс Шшме?о дстроистВа

Микро- 1 првцешр Чг-

, Интерфейс I /кешнегя itcmpaucmBa

,- .-1 г- nI Пикра-

I УстррйстН /Шв-виШа \ rv ррадессор [У

\-т-с--

Интерфейс 1нешнег цстрсйетва

Интерфейс Шшнеге

цетройстбв

Устройство ВвоЗа-ВыдоЗа j

Интерфейс бпешмего ! ! устройства

Интерфейс Внешнего {/стройства

Рис. 23.13. Способы организации внешнего интерфейса микропроцессора: о, б - общая шина; в, г - двухшнниая структура

разрядов в слове данных, то такую интерфейсную схему часто называют портом. Интерфейсные устройства ввода-вывода в микропроцессорных системах сложной конфигурации выполняются по типу программируемых микроконтроллеров или жестких непрограммируемых контроллеров (a4anTepoBjf

Раскрывая структуру шин связи микропроцессора с памятью, отметим, что для организации этой связи необходимы адресная шина, входная и выходная шины данных, а кроме того, должны вырабатываться сигналы записи и чтения, сигнал готовности памяти. При программно-управляемой передаче данных между микропроцессором и устройством ввода-вывода требуются: адресная информация, данные для программно-управляемой передачи, а также управляющая информация (код выборки устройства ввода-вывод, управление записью и чтением, сигналы готовности, признаки окончания работы устройства ввода-вывода и др.).

Прямой доступ к памяти, предполагает использование входной и выходной шин данных, адресной шины для передачи адреса в интер-

фейс прямого доступа к памяти; при этом должны формироваться определенные управляющие сигналы (запросы устройства ввода-вывода, разрешение на передачу, код выборки устройства ввода-вывода, признак окончания обмена и др.). Ряд управляющих линий использован микропроцессором для синхронизации других устройств и обозначения собственного состояния (останов, ожидание, работа в режиме прямого доступа к памяти). Это необходимо, поскольку работа всех устройств носит асинхронный характер, и одни и те же шины

Выбор устройства Вдода-быво-

%1FT)-

Ввод Ванных (8-16)

Вывод данных (в-Гб)

Ввод/Вывод

Согнал готовности

Запросы на прерывание

Состолние пииропроцессора

(2-8)

Разрешение прерывания

Окончание работы

Запрос пряного доступа

к памяти

Разрешение прямого доступа

к памяти Синхронизация

Адрес (12-16)

Адрес (12-16)

Чтение данных (8-76)

Запись данных (8-16)

Запись/чтение

Сигнал готовности

Команды (8-2t)

Состояние микропроцес-

сора (2-8) Синхронизация

Запись/чтение

8дод данных (8-16)

8ыдод данных (8-16)

Рис. 23.14. Шины связи микропроцессора, памяти и устройства ввода-вывода

используются несколькими устройствами. Дополнительные управляющие входы и выходы необходимо использовать в микропроцессоре в том числе, если он должен реагировать на произвольно возникающие внешние сигналы, - это работа в режиме прерывания, которая предполагает использование входов запросов, выходов разрешения и некоторых других сигналов.

Структура шин связи микропроцессора, памяти и устройства ввода-вывода показана в качестве примера на рис. 23.14. В скобках указана наиболее часто встречающаяся разрядность шин. Ограничения на эту разрядность, связанные с нехваткой внешних выводов БИС микропроцессора, влекут за собой большие сложности. Дело в том, что уменьшение разрядности влечет за собой ограничение функциональных возможностей либо снижение быстродействия. При ограниченной разрядности применяют параллельно-последовательную перевоз

Выкод

ПикроЭВП

Шина

данных

\Депупьтиппексоры и фиксаторы

Шина дправпения

Дешифратор

Вход

Состояние периферийных устройств

дачу информации (т. е. передачу слова по шине частями, в различные моменты времени) и мультиплексирование (т. е. использование одной и той же шины в различных моментах времени для передачи функционально различной информации). Примером мультиплексирования является передача адресов и данных по одной шине. Двунаправленные шины данных по существу также являются мультиплексированными, поскольку по ним осуществляется ввод и вывод информации. Остановимся далее на способах обмена информацией с внешними устройствами. Эти способы (программно-управляемый, по прерыванию, по каналу прямого доступа к памяти) только что упоминались в связи со структурой шин, соединяющих микропроцессор, память

На периферийные И устрОЙСТВО ВВОДЗ-ВЫ-устройстВа ВОДа.

< < -Л- Программно-управляемая передача данных приведена на рис. 23.15 на примере связи микроЭВМ с периферийными средствами по мультиплексор-ному каналу. Для осуществления ввода (опроса) данных от одного из периферийных устройств команда программы ввода посылает соответствующее указание в дешифратор, который выбирает определенный канал мультиплексора. Мультиплексор позволяет работать нескольким внешним устройствам с одной шиной данных. Данные передаются в микропроцессор только в том случае, если периферийное устройство готово, т. е. не занято обработкой предыдущей команды.

При передаче данных от микропроцессора к периферийному устройству по команде программы вывода на дешифратор поступает указание выбрать соответствующий канал демультиплексора. Если периферийное устройство готово, данные к нему передаются через группы фиксаторов (запоминающих устройств) демультиплексорного канала.

Передача данных по прерыванию осуществляется в виде такой последовательности действий: внешнее устройство запрашивает прерывание; микропроцессор, завершив выполнение очередной команды, подтверждает готовность к прерыванию; микропроцессор обеспечивает сохранность своего текущего состояния путем передачи в стек информации собственных внутренних регистров; осуществляется переход по адресу подпрограммы обработки прерывания; по команда; возврата из прерывания происходит возвращение li продолжению выполнения прерванной программы.

Указанная последовательность может быть реализована на основе одного из двух методов: прерывания с опросом и прерывания па

Мультиплексор

ТТТПТТГ

Данные от периферийных устройств

Рис. 23.15. Программно-управляемая передача данных

вектору. В первом случае для обнаружения источника прерывания производится последовательный опрос внешних устройств, пока не будет обнаружено нужное. Очередность опроса задает приоритет возможных источников прерывания. Прерывание по вектору производится непосредственно от внешнего источника без опроса всех других внешних устройств. Каждому обслуживаемому по прерыванию устройству соответствует свой вектор прерывания, в котором содержится начальный адрес программы обработки прерывания. Другой способ, разгружающий микропроцессор, состоит в том, что используется специальный блок обработки прерываний. Этот блок определяет адрес устройства, запрос которого должен быть обслужен, сообщает адрес микропроцессору, выбирает необходимую подпрограмму обработки прерывания.

Особенность передачи данных по каналу прямого доступа к памяти состоит в том, что внешнее устройство связывается с памятью непосредственно, минуя внутренние регистры микропроцессора. Выполнение основной программы при этом откладывается. Передача данных происходит по мере выполнения такой последовательности действий: внешнее устройство формирует запрос на предоставление канала и передачу данных; микропроцессор вырабатывает подтверждающий сигнал; с помощью внешних логических устройств осуществляется адресация памяти; происходит один цикл обмена данными (т. е. записывается или читается одно слово); передача завершается, а микропроцессор возобновляет выполнение основной программы.

§ 6. СИСТЕМЫ КОМАНД МИКРОПРОЦЕССОРА

Завершая краткий обзор структурных и архитектурных признаков микропроцессоров и микроЭВМ, остановимся на понятии о системе команд, имеющем к архитектуре непосредственное отношение. Системы команд большинства микропроцессоров содержат от 20 до 150 команд. В команде указано, какая операция и над какими данными должна выполняться, а также куда должен быть помещен результат. Обычными для микропроцессоров являются одноадресные команды с адресом одного операнда. Местонахождение второго операнда и результата определяется в этом случае кодом операции. Кроме того, используются безадресные команды, работающие с теми регистрами, которые определены кодом операции. Применяют также двухадресные команды с укороченными адресами, служащими для выборки регистра микропроцесора.

В системе команд микропроцессора могут быть выделены условные группы: арифметические команды (сложение, вычитание и др.); логические команды (конъюнкция, дизъюнкция, неравнозначность и и др.); команды пересылки (обмен информацией между регистрами микропроцессора или между регистрами и памятью); команды управления (условные и безусловные переходы, вызов подпрограммы, возврат в основную программу, определение текущего состояния микропроцессора, команды работы со стеком, команды управления вводом-выводом).